概览

产品详情

    这些肖特基箝位TTL-MSI电路被设计用于需要非常短的传输延迟时间的高性能存储器解码或数据路由应用中。在高性能存储器系统中，这些译码器可用于最小化系统译码的影响。当使用快速使能电路的高速存储器时，这些解码器的延迟时间和存储器的使能时间通常小于存储器的典型存取时间。这意味着肖特基箝位系统译码器引入的有效系统延迟可以忽略不计。
该电路由两个单独的二线到四线解码器组成。有源低使能输入可用作解复用应用中的数据线。
所有这些解码器/解复用器都具有完全缓冲的输入，每个输入仅代表其驱动电路的一个标准化负载。所有输入端均采用高性能肖特基二极管箝位，以抑制线路振铃，简化系统设计。